linux-l: 256k Cache und 64MB?

[Wolfgang Jung]

On Tue, Feb 10, 1998 at 06:14:47PM +0100, Matthias Kraft wrote: 
> Wolfgang Jung wrote:
> 
> > Ich bin sogar der Meinung, dass bei 512K Cache an sich eine 128MB
> > Cachable Region vorliegen muesste, sofern das Board bei 256K schon
> > 64M konnte ;)
> 
> Als mehr oder weniger regelmaessiger ct-Leser glaubt Mensch zu wissen,
> dass die Groesse der Cacheable Area am eingebauten TagRAM scheitert und
> nicht an der Groesse des Caches.

Prinzipiell ist es nicht unabhaengig:
Denn folgendes ist wichtig fuer den TAG:
a) Muessen darin die Addressbit der gerade gespeicherten Cachline drin sein.
(die ist bei 32Bit 4x4Bytes, und bei 64Bit 4x8Bytes, bzw das ist so ueblich).
  Und zwar speichert man logischerweise nur die hoechstwertigen Addressbits.
b) Dirty BIT (fuer WB Cache)
c) Valid BIT ob die Cacheline im Einsatz.

Bei 256K Cache haettest Du nun: 16384 Cachezeilen.
Und da idR(tm) die 2.Lv Caches "Direct Mapped" sind, bleiben 14 + 4 Addressbits,
die ueber den Cache selber abgedeckt sind. Wenn Du nun die Tagbreite
dazunimmst (haeufig 10 Bit (wo 1-2 fuer das D & V Bit weggehen) bekommst Du
also fuer die Cachable Region: 14+4+8 -> 26 BIT Was zu 64MB Regionen fuehrt.
Verdoppelst DU den Cache, hast Du 32K Cachezeilen, was in der obigen Rechnung
zu 15+4+8 -> 27 Bit --> 128MB Regionen fuehrt.
Letztendlich ist natuerlich klar, dass das TagRam natuerlich auch 32Kworte 
Speicher haben muss. (Bei AsusBoards war da immer ein 32KWorte tragender
Chip mit drin, bzw hatte ein 8 Bit Speicher, und die V+D Bits waren im
Chipsatz verborgen (Bei den HX'ern zumindest) damit konnte man 
dasnn bei 512K Cache auch 128M cachen.. auch wenn das Board das nicht
so ganz erzaehlte :)
Haengt natuerlich vom Chipsatz ab, ob der diese Umsetzung hat.
Die Frage ist noch, wenn heutige Boards (und an denen wird ja wie der
teufel gespart) 512K Cache haben und nur 64M koennen. wird sich nix machen
lassen...

> Ein ausreichend grosses Tagram hatten wohl bisher nur Intels HX-Boards,
> die bis 128MB cachen konnten, jetzt aber nicht mehr hergestellt werden.
> Die aktuellen Boards alle mehr oder weniger aehnlich Intels TX koennen
> nur 64 MB cachen. Und wo wir gerade bei Fortschritten bei Intel sind:
> Da gabs mal eine Boardgeneration, VX genannt, die konnte sogar SDRAM's

Ja das waren die mit der 32bit bestueckung, bei denen 1 Modul reichte .
wo bei anderen 2 sein musste (64Bit)

> aufnehmen, diese Boards werden bei Intels auch nicht mehr gebaut und
> 3x darf man raten, was das aktuelle hypermoderne TX nicht kann?!
> 
> Um auf die Ursprungsmsg zurueckzukommen, 64MB sollten durchaus in der
> Cacheable Area liegen, so dass wohl nicht mit einer Verlangsamung
> zu rechnen ist, aber Sicherheit verschafft nur ein Blick in die Board-
> doku!

Und man guckt auf das Board drauf, was da noch an TAG drauf sitzt :)
zT haben auch Cachmodule TAGS drauf . Coast 2.1 waren das glaube ich (oder 
waren es die 3.0er ...


Gruss
	Wolfgang
--